特許

J-GLOBAL ID：200903021216072700

半導体装置の製造方法

発明者： 新宮 正孝
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平4-047245
公開番号（公開出願番号）：特開平5-251383
出願日： 1992年03月04日
公開日（公表日）： 1993年09月28日
要約：

【要約】【目的】 切れの良いパターンを有するポリサイド配線を形成する。【構成】 段差1を有する半導体基板2上に、ポリシリコン4を堆積してその表面を平坦化し、これの上にシリサイド5を堆積してフォトリソグラフィー技術によるシリサイド5とこれの下のポリシリコン4とのパターン化のエッチングを行って、ポリサイド配線の形成を行なう。

請求項（抜粋）：

段差を有する半導体基板の表面にポリサイド配線を形成する半導体装置の製造方法に於いて、上述半導体基板上にポリシリコンを堆積する工程と、該ポリシリコンを平坦化する工程と、上記半導体基板上にシリサイドを堆積する工程と、該シリサイド上にフォトレジスト膜を形成する工程と、該フォトレジスト膜を選択的に露光してパターニングする工程と、該フォトレジスト膜をマスクとして上記シリサイドをエッチングする工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/28 301 ,  H01L 21/027 ,  H01L 21/3205

FI (2件)：

H01L 21/30 361 A ,  H01L 21/88 D