特許

J-GLOBAL ID：200903021229432330

フラッシュメモリ

発明者： 松本 弘之
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-304501
公開番号（公開出願番号）：特開2002-117695
出願日： 2000年10月04日
公開日（公表日）： 2002年04月19日
要約：

【要約】【課題】 冗長メモリの置き替え分を超過する縮退したメモリセルを救済可能とすることである。【解決手段】 フラッシュメモリの縮退を判定し、縮退の情報を設定する判定回路と、判定回路の設定した縮退の情報に基づいて、縮退を補償するデータと縮退を補償するデータであることを示す情報とを生成するデータ生成回路と、縮退を補償するデータであることを示す情報を格納する冗長ビットと、冗長ビットに格納された縮退を補償するデータであることを示す情報に基づいて、メモリセルに記憶される縮退を補償するデータを復元して読み出すデータ復元回路とを備える。

請求項（抜粋）：

メモリセルの縮退を判定し、前記縮退の情報を設定する判定回路と、前記判定回路の設定した前記縮退の情報に基づいて、前記縮退を補償するデータと前記縮退を補償するデータであることを示す情報とを生成するデータ生成回路と、前記縮退を補償するデータであることを示す情報を格納する冗長ビットと、前記冗長ビットに格納された前記縮退を補償するデータであることを示す情報に基づいて、前記メモリセルに記憶される前記縮退を補償するデータを復元して読み出すデータ復元回路とを備えたフラッシュメモリ。

IPC (3件)：

G11C 29/00 603 ,  G06F 12/16 310 ,  G11C 16/06

FI (3件)：

G11C 29/00 603 Z ,  G06F 12/16 310 P ,  G11C 17/00 639 A

Fターム (18件)：

5B018GA10 ,  5B018HA40 ,  5B018NA06 ,  5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD04 ,  5B025AD05 ,  5B025AD13 ,  5B025AD16 ,  5B025AE00 ,  5L106AA10 ,  5L106CC09 ,  5L106CC13 ,  5L106CC21 ,  5L106DD31 ,  5L106EE02 ,  5L106GG07