特許
J-GLOBAL ID:200903021242279410
半導体記憶装置
発明者:
出願人/特許権者:
代理人 (1件):
鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平4-278110
公開番号(公開出願番号):特開平6-104399
出願日: 1992年09月22日
公開日(公表日): 1994年04月15日
要約:
【要約】【目的】 小さなメモリセル面積で大きな蓄積容量を得ることができ、かつ微細化してもMOSトランジスタのリークが少なく、接合リークの増加を抑えることのできるDRAMを提供することにある。【構成】 n型Si基板1上に1個のMOSトランジスタと1個のキャパシタからなるメモリセルを複数個集積してなるDRAMにおいて、基板1中に形成されたトレンチ8の中にキャパシタ絶縁膜9を介して蓄積電極となるポリSi層10が埋込み形成され、このポリSi層10の上にポリSi層11が形成され、このポリSi層11は一部がトレンチ8の外にも延在してMOSトランジスタのソース・ドレインの一方の不純物領域の一部となり、MOSトランジスタのソース・ドレインの他方の不純物領域はポリSi層11の一部と同一層で形成されていることを特徴とする。
請求項(抜粋):
半導体基板上にMOSトランジスタとキャパシタからなるメモリセルを複数個集積してなる半導体記憶装置において、前記基板中に形成された溝の中にキャパシタ絶縁膜を介して蓄積電極となる導電層が埋込み形成され、この導電層は一部が溝の外にも延在して前記MOSトランジスタのソース・ドレインの一方の不純物領域の一部となり、前記MOSトランジスタのソース・ドレインの他方の不純物領域は前記導電層の一部と同一層で形成されていることを特徴とする半導体記憶装置。
FI (2件):
H01L 27/10 325 H
, H01L 27/10 325 D
引用特許:
審査官引用 (33件)
-
特開平2-062073
-
特開平2-172219
-
特開昭63-239861
-
特開昭51-062978
-
特開昭51-031184
-
特開平3-102869
-
特開平4-003463
-
特開平2-007465
-
特開平2-112284
-
特開平2-062073
-
特開平2-172219
-
特開昭63-239861
-
特開昭51-062978
-
特開昭51-031184
-
特開平3-102869
-
特開平4-003463
-
特開平2-007465
-
特開平2-112284
-
特開平4-234158
-
特開昭63-186464
-
特開昭64-039762
-
特開平2-062073
-
特開平2-172219
-
特開昭63-239861
-
特開昭51-062978
-
特開昭51-031184
-
特開平3-102869
-
特開平4-003463
-
特開平2-007465
-
特開平2-112284
-
特開平4-234158
-
特開昭63-186464
-
特開昭64-039762
全件表示
前のページに戻る