特許

J-GLOBAL ID：200903021295207275

半導体装置およびその製造方法

発明者： 藤居 豊和 ,  内藤 康志
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-159165
公開番号（公開出願番号）：特開平5-183117
出願日： 1992年06月18日
公開日（公表日）： 1993年07月23日
要約：

【要約】【目的】 ポリシリコンとシリサイドの多層膜のポリシリコン中に、n+領域およびp+領域が混在する半導体装置において、p型不純物とn型不純物の相互拡散を防ぐ半導体装置およびその製造方法を提供するものである。【構成】 ポリシリコン膜9a,9bおよび高融点シリサイド膜12の多層膜を有し、さらに、ポリシリコン膜9a,9bに+領域およびn+領域を共に具備する半導体装置において、シリサイド膜12中のボロンに濃度勾配のないものである。【効果】 熱処理を行っても、p+ポリシリコン中のボロンは減少することがなく、またn+ポリシリコン膜中のリンあるいはヒ素は、p+ポリシリコン膜中に拡散することがない。このため、ポリサイド膜をMOSFETのゲート電極に用いた時にはスレシュホールド電圧(Vt)の変動が起こらず、またn+拡散層およびp+拡散層をつなぐ配線に用いた時はコンタクト抵抗が高くならない。

請求項（抜粋）：

pチャンネル型MOSトランジスタおよびnチャンネル型MOSトランジスタを共に有し、前記pチャンネル型MOSトランジスタおよびnチャンネル型MOSトランジスタのゲート電極として、ポリシリコン膜とシリサイド膜の多層膜を用い、前記多層膜中の前記ポリシリコン膜がp+領域およびn+領域を含み、前記シリサイド膜中に存在するボロンの濃度に勾配が無いことを特徴とする半導体装置。

IPC (3件)：

H01L 27/092 ,  H01L 21/265 ,  H01L 29/46

FI (2件)：

H01L 27/08 321 D ,  H01L 21/265 P

引用特許：

審査官引用 (4件)

• 特開昭63-209123
  
• 特開昭60-254766
  
• 特開昭57-013753
  
• 特開平2-268426