特許

J-GLOBAL ID：200903021317346169

半導体素子形成用基板の製造方法

発明者： 伊藤 辰夫 ,  内山 敦雄 ,  深美 正雄
出願人/特許権者： 信越半導体株式会社 ,  長野電子工業株式会社
代理人 (1件)： 荒船 博司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-146952
公開番号（公開出願番号）：特開平5-090116
出願日： 1991年05月22日
公開日（公表日）： 1993年04月09日
要約：

【要約】【目的】 ボイド発生の無い接合ウェーハの製造方法を確立する。【構成】 接合部分を構成する一鏡面主面を直接、またはそれらの一方若しくは双方を予め熱酸化により、Si酸化物の薄層を形成させた当該2枚のSi単結晶ウェーハ同士を接合させるにあたり、接合面におけるパーティクルの粒子径およびその個数を測定し、その粒子径が0.5μm以上で10μm以下のパーティクルの総数が、150mm(6インチ)ウェーハ面積に換算して、3個以下となるような条件を満たす2枚の接合すべきSi単結晶ウェーハを選択し、同ウェーハを接合する。【効果】 ウェーハ接合時におけるボイドの発生は大幅に防止され、結果として、その品質や製造の歩留は大幅に改善されると共に、それを利用して製造される半導体素子の信頼性も合わせて改善される。

請求項（抜粋）：

少なくとも主面の一方を鏡面化した2枚のSi単結晶ウェーハを使用して、前記2枚のSi単結晶ウェーハの接合部分を構成するそれぞれの一鏡面主面を直接、またはそれらの一方若しくは双方を予め熱酸化により、Si酸化物の薄層を形成させた当該2枚のSi単結晶ウェーハ同士を接合させるにあたり、接合面におけるパーティクルの粒子径およびその個数を測定し、その粒子径が0.5μm以上で10μm以下のパーティクルの総数が、直径150mm(6インチ)ウェーハ面積に換算して、3個以下となるような条件を満たす2枚の接合すべきSi単結晶ウェーハを選択し、同ウェーハを接合することを特徴とする半導体素子形成用基板の製造方法。

IPC (2件)：

H01L 21/02 ,  H01L 27/12