特許

J-GLOBAL ID：200903021321199324

アナログ・バッファ回路及び信号処理装置

発明者： ピング ズー
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-257367
公開番号（公開出願番号）：特開2000-091856
出願日： 1999年09月10日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】 比較的大きな入/出力範囲を持つ改良したアナログ・バッファ回路及び信号処理装置を提供する。【解決手段】 バイアス回路と、n-入力段と、p-入力段と、および出力電圧信号を生成し、入力電圧範囲の上端部分及び下端部分においても、出力電圧信号が入力電圧信号の変化に迅速且つ正確に応答するよう構成され動作するプッシュプル出力段とを備える。

請求項（抜粋）：

電気入力信号を入力する複数の入力MOSトランジスタと、第1の電気制御信号が生成される第1のノードと、及び第2の電気制御信号が生成される第2のノードとを備えた入力段と、電気出力信号が生成される出力ノードと、並びに複数のMOSトランジスタからなる第1のグループ及び複数のMOSトランジスタからなる第2のグループを含む複数のグループを備えたプッシュプル出力段とを有しており、前記第1のグループは、電気入力信号の増加に応答して電気出力信号を増加させるための前記第1の電気制御信号に応答するものであり、前記第2のグループは、電気入力信号の減少に応答して電気出力信号を減少させるための前記第2の電気制御信号に応答するものである、ことを特徴とするアナログ・バッファ回路。

IPC (3件)：

H03F 3/30 ,  H03K 19/0175 ,  H03M 1/12

FI (3件)：

H03F 3/30 ,  H03M 1/12 A ,  H03K 19/00 101 F