半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：高橋明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-196206
公開番号（公開出願番号）：特開平11-040811
出願日： 1997年07月22日
公開日（公表日）： 1999年02月12日
要約：

【要約】【課題】SOI基板に形成されたMOSトランジスタの基板浮遊効果を解消できる、ソース、ドレイン対称構造の半導体装置を提供する。【解決手段】SOI・MOSトランジスタのソース、ドレイン(9、10)と埋込み酸化膜(2)の間に少数キャリア経路である単結晶Si層(3)を確保するとともに、ソース、ドレイン接続用の開口部(19)の下方に再結合中心領域(20)を設けてこの部分における少数キャリアを消滅させる。【効果】pMOSおよびnMOSのいずれの場合も、ソース、ドレイン対称構造でであり、基板浮遊効果を解消できる。

請求項（抜粋）：

支持基板上に積層して形成された絶縁膜および単結晶半導体層と、当該単結晶半導体層に形成されたMOS型電界効果トランジスタと、上記単結晶半導体層上に形成された開口部を有する第2の絶縁膜と、上記MOS型電界効果トランジスタのソース領域およびドレイン領域と上記開口部を介してそれぞれ電気的に接続されたソース電極およびドレイン電極を具備し、上記単結晶半導体層の上記開口部の下方の領域には、上記ソース領域およびドレイン領域の下面に接して再結合中心領域が設けられていることを特徴とする半導体装置。

前のページに戻る