特許
J-GLOBAL ID：200903021324735642
半導体記憶回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-191542
公開番号（公開出願番号）：特開平7-045063
出願日： 1993年08月03日
公開日（公表日）： 1995年02月14日
要約：
【要約】【目的】VRAMのように付属回路(データレジスタ等)とメモリセルとの間で転送が出来る機能を有しているメモリで、メモリセルアレイと接続されるセンスアンプと付属回路をメモリセルアレイに対して1行或いは2行おきに配置した構成のメモリセルプレートの両端は、メモリセルを接続しているディジット線の並びが不均一なものとなり、隣接したディジット線間容量のバラツキが大きくなる。その為、データの読み出し,書き込みの誤動作の原因となる。これを、解決する。【構成】付属回路群をメモリセルプレート2,4のそれぞれの間で交互配置し、メモリセルプレート2では、ディジット線BLt,BLbの1行或いは2行おきに擬似のメモリセル及び擬似のセル判定電源に接続されたディジット線DBLt,DBLbを挿入する。
請求項（抜粋）：
メモリセルプレートの群と、センスアンプを含む付属回路の群とを半導体基板上に交互に配列してなる半導体記憶回路において、前記多数のメモリセルプレートのうち端部に位置するプレートに、前記端部外に位置するプレート内のディジット線と一様になるように、擬似のディジット線を設けたことを特徴とする半導体記憶回路。
引用特許：
前のページに戻る
