特許

J-GLOBAL ID：200903021332280522

バス同期2重系コンピュータ

発明者： 秋山 英明
出願人/特許権者： 日本信号株式会社
代理人 (1件)： 笹島 富二雄
公報種別：公開公報
出願番号（国際出願番号）：特願2001-263287
公開番号（公開出願番号）：特開2003-076569
出願日： 2001年08月31日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】 同一演算処理を同期して行う2個の演算手段からの各データを比較して動作異常を判断し、制御対象への出力制御するバス同期2重系マイクロコンピュータにおいて、上記各データが不一致のときのデータを後から参照して故障の原因を早期に究明する。【解決手段】 同一演算処理を同期して行う2個の演算手段10A,10Bから算出された各データD,Dを比較した結果を用いて動作異常を判断し、制御対象への出力制御するバス同期2重系コンピュータにおいて、上記各データD,Dの比較結果が不一致のときの不一致データ及びアドレスをラッチして割り込みを発生する手段16と、上記不一致データを読み込む手段17A,17Bと、上記不一致データの履歴を記憶する手段18A,18Bとを備えた。これにより、上記不一致データを後から参照して故障の原因を早期に究明できる。

請求項（抜粋）：

同一の入力情報に対して同一の演算処理を同期して行う2個の演算手段を有し、この2個の演算手段から算出された各データを情報比較手段で比較し、その比較結果を用いて動作が正常か否かを判断し、制御対象に出力するデータをオン、オフ制御するバス同期2重系コンピュータにおいて、上記算出された各データの比較結果が不一致のときの不一致データ及びアドレスをラッチして上記演算手段に割り込みを発生させる手段と、上記ラッチされた不一致データを読み込んで記録する手段と、上記ラッチされた不一致データの履歴を記憶する手段と、を備えたことを特徴とするバス同期2重系コンピュータ。

IPC (4件)：

G06F 11/18 310 ,  G05B 9/03 ,  G05B 23/02 301 ,  G05B 23/02 302

FI (4件)：

G06F 11/18 310 C ,  G05B 9/03 ,  G05B 23/02 301 V ,  G05B 23/02 302 W

Fターム (14件)：

5B034AA02 ,  5B034CC01 ,  5H209CC09 ,  5H209DD04 ,  5H209GG16 ,  5H209HH04 ,  5H209HH40 ,  5H209SS01 ,  5H209SS04 ,  5H209SS07 ,  5H223DD03 ,  5H223EE11 ,  5H223EE15 ,  5H223EE17