特許
J-GLOBAL ID：200903021336907562
入出力保護回路
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-125496
公開番号（公開出願番号）：特開平6-314783
出願日： 1993年04月28日
公開日（公表日）： 1994年11月08日
要約：
【要約】【目的】 クランプ素子の能力を所望の能力に設計できるようにするとともに、次段の入力ゲートに加わる電圧をカットして入力ゲート破壊を確実に防止できるようにすることを目的とする。【構成】 入出力パット1、入力抵抗器2、フィールドトランジスタ3(4)に加えて、前記フィールドトランジスタ以外のトランジスタ7、13(8、14)を配設して前記入出力パット1に加えられる電圧を所定値にクランプするとともに、後段への伝送路をカットする遮断トランジスタ11、12を配設し、前記入出力パット1に加わる電圧をカットすることで、入出力保護回路の特性や能力を設計段階から把握できるようにするとともに、後段の回路に悪影響を与えないようにする。
請求項（抜粋）：
入出力パッドに接続された入力抵抗器と、前記入力抵抗器にゲート電極が接続されるとともに、ドレイン電極が電源に接続され、かつソース電極がプルダウン抵抗器に接続されたNMOS型フィールドトランジスタと、前記NMOS型フィールドトランジスタのソース電位によって制御されて、前記入力パッドの電位をクランプする第1のクランプトランジスタと、前記NMOS型フィールドトランジスタのソース電位によって制御され前記入出力パッドからの信号の後段への伝送路をカットする遮断手段と、前記NMOS型フィールドトランジスタのソース電位によって制御され前記遮断手段の後段の電位をクランプする第2のクランプトランジスタとを備えたことを特徴とする入力保護回路。
IPC (2件)：
FI (3件)：
H01L 29/78 301 K
, H01L 27/06 311 A
, H01L 27/06 311 C
