特許

J-GLOBAL ID：200903021339282717

半導体集積回路装置

発明者： 東 登志雄 ,  下川 龍志 ,  石井 博文
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立マイコンシステム
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平6-309427
公開番号（公開出願番号）：特開平8-148576
出願日： 1994年11月21日
公開日（公表日）： 1996年06月07日
要約：

【要約】【目的】 実質的な低消費電力化を実現したIIL回路を含む半導体集積回路装置を提供する。【構成】 ディジタル信号の処理を行う論理回路のうち低消費電力モードのときでも情報の不揮発化が必要されるディジタルを記憶するIIL構成の記憶回路に一対一に対応してその記憶情報を保持するようにされたIIL構成のラッチ回路を設け、動作モード制御回路により低消費電力モードのときに上記記憶回路の記憶情報をラッチ回路に保持させて情報記憶を行わせるとともに上記記憶回路を含むIIL回路のインジェクション電流を遮断させ、低消費電力モードから通常モードに切り替えられるときには上記ラッチ回路に保持された記憶情報を対応する記憶回路に記憶させる。【効果】 実質的な回路動作を行わない低消費電力モードのときには、簡単なIIL構成のラッチ回路のみが動作するものであるので、低消費電力モードのときでも情報の不揮発化が要求される記憶回路を含むディジタル論理回路での大幅な消費電流の削減が可能になる。

請求項（抜粋）：

ディジタル信号の処理を行う論理回路と、かかる論理回路のうち低消費電力モードのときでも情報の不揮発化が必要されるディジタルを記憶するIIL構成の記憶回路に一対一に対応して設けられ、その記憶情報を保持するようにされたIIL構成のラッチ回路と、低消費電力モードのときに上記記憶回路の記憶情報をラッチ回路に保持させて情報記憶を行わせるとともに上記記憶回路を含む論理回路を構成するIIL回路のインジェクション電流を遮断させ、低消費電力モードから通常モードに切り替えられるときには上記ラッチ回路に保持された記憶情報を対応する記憶回路に記憶させるよう制御を行う動作モード制御回路とを備えてなることを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 21/8229 ,  H01L 27/102 ,  H01L 21/8226 ,  H01L 27/082

FI (2件)：

H01L 27/10 391 ,  H01L 27/08 101 M