低域ろ波回路、フィードバックシステムおよび半導体集積回路

発明者：
出願人/特許権者：
代理人 (11件)：前田弘 , 小山廣毅 , 竹内宏 , 嶋田高久 , 竹内祐二 , 今江克実 , 藤田篤史 , 二宮克也 , 原田智雄 , 後藤高志 , 井関勝守
公報種別：公開公報
出願番号（国際出願番号）：特願2003-121647
公開番号（公開出願番号）：特開2004-328456
出願日： 2003年04月25日
公開日（公表日）： 2004年11月18日
要約：

【課題】PLLやDLLにおけるループフィルタとしての使用に好適な低域ろ波回路について、容量素子の小型化に伴う回路面積、回路複雑度および抵抗値の増大などの副次的な問題を発生させることなく、従来と同等のフィルタ特性を実現する。【解決手段】直列に接続された容量素子31および抵抗素子32を備えたループフィルタ30Aにおいて、抵抗素子32側に入力端IN1を設けるとともに、容量素子31と抵抗素子32との接続箇所に入力端IN2を設ける。そして、入力端IN1には電流Ipを与える。一方、入力端IN2からは、入力端IN1に与えられる電流Ipの一部である電流αIpを抜き取り、容量素子32に流れ込む電流が、抵抗素子32を流れる電流よりも小さくなるようにする。【選択図】図1

請求項（抜粋）：

容量素子を有する第1の素子ブロックと、抵抗素子を有し、前記第1の素子ブロックと直列に接続された第2の素子ブロックと、前記第1および第2の素子ブロックのいずれか一方の側に設けられ、第1の電流を受ける第1の入力端と、前記第1の素子ブロックと前記第2の素子ブロックとの接続箇所に接続され、第2の電流を受ける第2の入力端とを備え、前記第1の素子ブロックは、前記第1の電流の少なくとも一部であって、前記第2の素子ブロックを流れる電流と前記第2の電流との差に相当する電流を受けるものであり、前記第1および第2の素子ブロック間に生じる電圧を出力信号とすることを特徴とする低域ろ波回路。

IPC (3件)：

H03L7/093 , H03H7/06 , H03H11/04

FI (3件)：

H03L7/08 E , H03H7/06 , H03H11/04 K

Fターム (20件)：

5J024AA01 , 5J024CA14 , 5J024DA01 , 5J024EA01 , 5J024FA02 , 5J098AA11 , 5J098AA14 , 5J098AB02 , 5J098AD25 , 5J098CA02 , 5J098CB02 , 5J106AA04 , 5J106CC01 , 5J106CC24 , 5J106CC38 , 5J106CC41 , 5J106CC52 , 5J106DD32 , 5J106JJ04 , 5J106KK38

引用特許：

審査官引用 (6件)

特許第6437615号
PLLシンセサイザ及びその制御方法
公報種別：公開公報出願番号：特願平6-004180 出願人：日本無線株式会社
半導体装置
公報種別：公開公報出願番号：特願2001-098791 出願人：三菱電機株式会社

全件表示

前のページに戻る