特許

J-GLOBAL ID：200903021355773640

電子装置

発明者： 菊池 一哉
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： ▲柳▼川 信 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-177580
公開番号（公開出願番号）：特開2001-005575
出願日： 1999年06月24日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】 パッケージの活線挿抜によっても誤動作を生じないようにする【解決手段】 被制御パッケージから制御要求信号aが入力されると、この制御要求aは論理和回路11にて構成されるor回路3を経た後に、微分回路4の初段FF12にてリタイミングされる。FF12の出力波形は、さらに次段FF13にて再度リタイミングされる。FF12の出力信号とFF13の出力信号との論理和14がとられ、微分回路4から1クロック幅のパルス信号が出力される。このパルス信号はACT信号送出遅延回路5に入力され、ACT信号cを送出するタイミングを決めているカウンタ15をリセットする。カウンタ15はリセット後、一定時間経過した後カウンタ15の出力信号を出力する。カウンタ15の出力信号はFF16にてリタイミング後、ACT信号生成回路6に入力され、最終的にACT信号cとなって制御側パッケージ1から出力される。

請求項（抜粋）：

バックボード上に挿入実装された制御側パッケージと被制御側パッケージとを含んで構成され、前記制御側パッケージが前記被制御側パッケージからの制御要求に応答して前記被制御側パッケージへの制御信号とこの制御信号を受信するタイミングを示す受信タイミング信号とを生成するようにした電子装置であって、前記制御側パッケージにおいて、前記制御要求の受信に応答して所定時間経過後に前記受信タイミング信号を生成する受信タイミング信号生成手段を設けたことを特徴とする電子装置。