特許
J-GLOBAL ID：200903021360911198
アナログデイジタル変換回路及びデイジタルアナログ変換回路
発明者：
出願人/特許権者：
代理人 (1件)：
田辺 恵基
公報種別：公開公報
出願番号（国際出願番号）：特願平8-038857
公開番号（公開出願番号）：特開平9-214344
出願日： 1996年01月31日
公開日（公表日）： 1997年08月15日
要約：
【要約】【課題】容量アレイを構成する重み付け容量の重み付け精度が劣化すると、上位ビツトの変化点で微分直線性が悪化していた。【解決手段】再電荷配分型デイジタルアナログ変換回路の容量アレイを重み付けることなく、2m 個の単位容量によつて構成し、当該2m 個の単位容量のそれぞれに抵抗分圧型デイジタルアナログ変換回路の出力電圧を接続できるようにする。これにより、各単位容量の相対精度が悪化して上位1ビツト当たりの入力電圧幅がバラついても下位ビツトがカバーする入力電圧幅を各上位ビツトの入力電圧幅の変動に応じて変化させることができ、上位ビツト変化点付近で微分直線性が悪化するおそれのないアナログデイジタル変換回路を実現することができる。
請求項（抜粋）：
電荷再分配型デイジタルアナログ変換回路で発生された出力電圧とアナログ電圧と比較して上位mビツトを決定し、かかる後、当該上位mビツトに相当する出力電圧に抵抗分圧型デイジタルアナログ変換回路で発生された出力電圧を加算して生成された出力電圧と上記アナログ電圧とを比較して下位kビツトを決定することにより、上記アナログ電圧をm+kビツトのデイジタルコードに変換する逐次比較型のアナログデイジタル変換回路において、上記電荷再分配型デイジタルアナログ変換回路の容量アレイは2m 個の単位容量によつて構成されており、当該2m 個の単位容量はそれぞれ、下位ビツトの判定時に上記抵抗分圧型デイジタルアナログ変換回路から出力された出力電圧が供給される対象と成り得ることを特徴とするアナログデイジタル変換回路。
IPC (2件)：
FI (2件)：
引用特許：
審査官引用 (2件)
-
特開昭62-237811
-
特開昭62-237811
前のページに戻る
