特許
J-GLOBAL ID：200903021366580240
データ転送制御装置、及び半導体集積回路装置
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平4-137954
公開番号（公開出願番号）：特開平5-307516
出願日： 1992年04月30日
公開日（公表日）： 1993年11月19日
要約：
【要約】【目的】 転送元並びに転送先を指定するレジスタなどの転送制御のための資源の利用効率を向上させることである。【構成】 メモリ-メモリ間のデータ転送を行なう場合の1チャネル分の資源(転送先・転送元指定用アドレスレジスタMARA・MARB,転送カウンタ構成用レジスタETCRA・ETCRB,コントロールレジスタDTCRA・DTCRB)に、最低限の資源(I/OアドレスレジスタIOARA・IOARB)を追加し、入出力回路の要求する割込みによっても起動するデータ転送チャネルとしては、2チャネル分として使用可能にする。1チャネル又は2チャネルの何れで利用するかはビットTRSA1,TRSA2の値によって決定される。夫々のMARA・MARBはアドレス空間に相応するビット数を有し、IOARA・IOARBはアドレス空間に相応するビット数よりも少ないビット数を有する。
請求項（抜粋）：
アドレス空間上に配置された記憶装置間でのデータ転送制御を行うデータ転送制御装置であって、データ転送元またはデータ転送先のアドレスを指定するレジスタ手段と、該レジスタ手段のビット数を前記アドレス空間に相応したビット数とするか、前記ビット数より少ないビット数とするかを選択する手段を有するデータ転送制御装置。
IPC (2件)：
G06F 13/28 310
, G06F 15/78 510
