特許
J-GLOBAL ID：200903021388202346
コピーバックキャッシュを有するコンピュータ及びコピーバックキャッシュ制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-273530
公開番号（公開出願番号）：特開平8-137748
出願日： 1994年11月08日
公開日（公表日）： 1996年05月31日
要約：
【要約】【目的】本来不必要なキャッシュブロックのメインメモリへの書き戻しを抑制して性能を向上させる。【構成】キャッシュブロック単位で管理されるコピーバック方式のキャッシュメモリ20を有したコンピュータであって、キャッシュメモリ20を管理するステータスとして、キャッシュブロックの内容をメインメモリ12に書き戻さずに同キャッシュブロックに書き込むことができる書き込み専用状態であることを示すデータを、キャッシュブロック単位で設定するものであって、所定の条件によりキャッシュブロックの内容をメインメモリ12に書き戻す必要が発生した場合に、該当するキャッシュブロックが書き込み専用状態であることを示すデータが設定されていればメインメモリへの書き戻しを行なわないキャッシュ制御部22を具備して構成する。
請求項（抜粋）：
キャッシュブロック単位で管理されるキャッシュメモリを有し、更新のあったキャッシュブロックの内容を、所定の条件に応じてメインメモリへ書き戻すコンピュータにおいて、前記キャッシュメモリを管理するステータスとして、キャッシュブロックの内容をメインメモリに書き戻さずに同キャッシュブロックに書き込むことができる書き込み専用状態であることを示すデータをキャッシュブロック単位で設定し、前記所定の条件によりキャッシュブロックの内容をメインメモリに書き戻す必要が発生した場合に、該当するキャッシュブロックが書き込み専用状態であることを示すデータが設定されていればメインメモリへの書き戻しを行なわないキャッシュ制御手段を具備したことを特徴とするコンピュータ。
IPC (2件)：
G06F 12/08
, G06F 12/08 310
