特許
J-GLOBAL ID：200903021393368813
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
五十嵐 省三
公報種別：公開公報
出願番号（国際出願番号）：特願平5-191791
公開番号（公開出願番号）：特開平7-029994
出願日： 1993年07月07日
公開日（公表日）： 1995年01月31日
要約：
【要約】【目的】 信頼性を向上させかつ製造コストを低減したスタックドキャパシタの製造方法を提供すること。【構成】 通常の方法でトランジスタ部及びビット線1〜10を形成し、層間絶縁層11を形成する。次に、導電層22、絶縁層23、レジスト層24を順次形成し、絶縁層22、導電層23をテーパー形状にパターニングする。続いて、絶縁層11、7のエッチングを行う。この際、開孔部25と下部電極のかたとなる開孔部26とが同時に形成される。次に形成された溝内に下部電極としての導電層を形成し、不要部分を取り除き、さらに、上部電極としての導電層31を形成することにより、円筒型のスタックドキャパシタを形成する。
請求項（抜粋）：
半導体基板(1)内の不純物拡散領域(6b)上に設けられた第1の絶縁層(7、11)内の第1の開孔部(25、36)に埋設された金属層と、前記第1の絶縁層上に設けられた第2の絶縁層内の第2の開孔部(26、37)に埋設され、前記金属層に接続されたキャパシタ下部電極層と、該下部電極層に第3の絶縁層を介して対向して設けられたキャパシタ上部電極層(31)とを具備する半導体装置であって、前記第1の開孔部の形成は前記第2の開孔部の形成と自己整合的に行われることを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/8242
, H01L 27/108
, H01L 27/04
, H01L 21/822
H01L 27/10 325 C
, H01L 27/04 C
