特許

J-GLOBAL ID：200903021414026330

貫通電流抑制回路及びそれを用いた電圧検出回路

発明者： 永井 富幸
出願人/特許権者： ミツミ電機株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-207582
公開番号（公開出願番号）：特開2001-033497
出願日： 1999年07月22日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】 本発明は、CMOS回路に流れる貫通電流を抑制し、また、電圧変化時に回路が発振状態になることを防止できる貫通電流抑制回路及びそれを用いた電圧検出回路を提供することを目的とする。【解決手段】 第1のインバータ(P23,N23)の出力する反転信号を供給され前記第2のインバータ(P25,N25)内のPチャネルMOSトランジスタと同様にオンして前記2値信号を強制的に上昇させる電圧上昇用PチャネルMOSトランジスタ(P24)と、第1のインバータ(P23,N23)の出力する反転信号を供給され前記第2のインバータ(P25,N25)内のNチャネルMOSトランジスタと同様にオンして前記2値信号を強制的に低下させる電圧低下用PチャネルMOSトランジスタ(N24)とを有するため、貫通電流が流れ出す以前にMOSトランジスタ(P24,N24)がオフし、この第2のインバータ(P25,N25)を流れる貫通電流を抑制することができる。

請求項（抜粋）：

供給される2値信号を反転するCMOS構成の第1のインバータと、前記第1のインバータの出力する反転信号を供給され反転して出力するCMOS構成の第2のインバータと、前記第1のインバータの出力する反転信号を供給され前記第2のインバータ内のPチャネルMOSトランジスタと同様にオンして前記2値信号を強制的に上昇させる電圧上昇用PチャネルMOSトランジスタと、前記第1のインバータの出力する反転信号を供給され前記第2のインバータ内のNチャネルMOSトランジスタと同様にオンして前記2値信号を強制的に低下させる電圧低下用PチャネルMOSトランジスタとを有することを特徴とする貫通電流抑制回路。

IPC (3件)：

G01R 19/165 ,  G01R 19/00 ,  G01R 31/319

FI (3件)：

G01R 19/165 K ,  G01R 19/00 H ,  G01R 31/28 R

Fターム (12件)：

2G032AA01 ,  2G032AB01 ,  2G032AD01 ,  2G032AE08 ,  2G035AB01 ,  2G035AC01 ,  2G035AC02 ,  2G035AC15 ,  2G035AD02 ,  2G035AD03 ,  9A001HH34 ,  9A001KK31