特許
J-GLOBAL ID：200903021420366682
トランジスタ論理回路におけるnMOSゲート入力型センスアンプ
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 光男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-136456
公開番号（公開出願番号）：特開平10-327066
出願日： 1997年05月27日
公開日（公表日）： 1998年12月08日
要約：
【要約】【課題】 従来、パストランジスタ論理回路における相補信号を増幅し出力するためのラッチ型センサアンプとして、SAPL(Sense-Amplifying Pass-Transistor Logic)が使用されている。しかしながらデジタル回路の高速化、省電力化が急速に進んでいるために、従来のSAPLでは、その消費電力が大きく、動作速度が遅いという問題が生じている。【解決手段】 本発明は、トランジスタ論理回路における相補信号を増幅するnMOSゲート入力型センスアンプにおいて、一部のノードのプリチャージレベルを下げることにより、又は一部のノードのプリチャージレベルを下げると同時に、出力ノードからグランドへのパスを形成し出力ノードのディスチャージを補強することにより、回路の動作速度を速めるようにして、相補信号を増幅するために回路で行われるプリチャージ/ディスチャージにて消費される電力と動作時に流れる直流電流を低減するようにして、回路の高速動作、低消費電力化を可能にしたものである。
請求項（抜粋）：
トランジスタ論理回路における相補信号を増幅し出力するnMOSゲート入力型センスアンプにおいて、センスアンプの一部のノードのプリチャージレベルを下げることにより、センスアンプの消費電力を少なくし動作速度を上げるようにしたことを特徴とするトランジスタ論理回路におけるnMOSゲート入力型センサアンプ。
IPC (2件)：
H03K 19/096
, G11C 11/419
H03K 19/096 B
, G11C 11/34 311
