特許
J-GLOBAL ID:200903021422776390

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 小鍜治 明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-042542
公開番号(公開出願番号):特開平7-249633
出願日: 1994年03月14日
公開日(公表日): 1995年09月26日
要約:
【要約】【目的】 コンタクトホールのステップカバレジを向上させる。【構成】 シリコンからなる半導体基板1上に層間絶縁膜2を形成した後、拡散炉を用いて層間絶縁膜2を溶融させてその表面を平坦化する。その後、燐6をイオン注入することにより層間絶縁膜2の表面付近の燐濃度を高める。次に、フォトレジストパターン3を形成し、これをマスクとしてウェットエッチとドライエッチによりコンタクトホールを形成する。フォトレジストパターン3を除去した後、層間絶縁膜2上に導電膜4を形成する。【効果】 燐6の導入によって、コンタクトホールのエッジ部5の形状がなだらかになり、その結果、コンタクトホールにおける導電膜のステップカバレジを向上させることができる。
請求項(抜粋):
半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜を平坦化する工程と、前記層間絶縁膜の表面付近に飛程が存在する条件で前記層間絶縁膜に燐を注入する工程と、前記層間絶縁膜上にフォトレジストパターンを形成する工程と、前記フォトレジストパターンをマスクとして、バッファード弗酸を用いて前記層間絶縁膜をその膜厚の半分程度までエッチングする工程と、前記フォトレジストパターンをマスクとしてコンタクトホールを形成するドライエッチ工程と、前記フォトレジストパターンを除去した後、前記層間絶縁膜上に導電膜を形成する工程とを備えた半導体装置の製造方法。
IPC (4件):
H01L 21/3213 ,  H01L 21/265 ,  H01L 21/28 ,  H01L 21/306
FI (4件):
H01L 21/88 C ,  H01L 21/265 Y ,  H01L 21/306 S ,  H01L 21/306 F

前のページに戻る