特許

J-GLOBAL ID：200903021423165408

MOSゲートドライバ回路

発明者： ダナ・ウィルヘルム ,  タルボット・エム・ホーク
出願人/特許権者： インターナショナル・レクチファイヤー・コーポレーション
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-039492
公開番号（公開出願番号）：特開平8-330929
出願日： 1996年02月27日
公開日（公表日）： 1996年12月13日
要約：

【要約】【課題】 回路構成が簡単で動作速度の速いMOSゲートドライバ回路を提供することである。【解決手段】 障害状態に応答してMOSゲートデバイスの高電圧側の出力をオフさせる高電圧側回路11において、パワーMOSゲートデバイスのためのMOSゲートドライバで使用される障害ラッチ及びフィルタ回路32が回路の高電圧側に配置されるとともにドライバ回路を含む半導体チップの浮遊ウエルに配置されている。上記障害ラッチ及びフィルタ32は上記高電圧側フィルタ及びラッチ16を受けるゲート31を通して出力ドライバ回路17に接続され、レベルシフト上昇回路を通して入力制御ロジック回路により動作する。上記障害ラッチ回路32は単一のPMOSデバイスQ1により上記デバイスの低電圧側の障害報知ラッチ回路33に下方へレベルシフトされる出力を有する。

請求項（抜粋）：

低電圧側入力回路から動作可能で障害状態に応答する削減された最小ターンオフ時間を有する高電圧側のMOSゲートドライバ回路において、上記低電圧側入力回路からの入力信号を受信し、上記高電圧側パワーMOSゲートデバイスのオン及びオフに関連する制御ロジック信号回路と、上記制御ロジック信号制御回路からの信号を上記回路の低電圧側から上記ドライバ回路の高電圧側へレベルシフトするためのレベルシフト回路と、上記回路の高電圧側であり上方への上記レベルシフト回路の高電圧側に結合された第1フィルタ及びラッチ回路と、上記入力信号に応答して上記高電圧側パワーMOSゲートデバイスをオン及びオフさせるために上記第1フィルタ及びラッチ回路の出力を出力端子に結合する第1結合回路と、上記パワーMOSゲートデバイスの電流をモニタするとともに予め定められた障害電流状態の存在で出力信号を発生するための障害電流モニタ回路と、上記ドライバ回路の高電圧側に接続されてなる第2フォールトラッチ回路と、上記障害電流モニタ回路による出力信号の発生に応答して上記高電圧側パワーMOSゲートデバイスをオフさせるために上記フォールトラッチ回路の出力を上記出力端子へ接続するための第2結合手段と、を含むことを特徴とするMOSゲートドライバ回路。

IPC (4件)：

H03K 17/687 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 17/08

FI (3件)：

H03K 17/687 A ,  H03K 17/08 C ,  H01L 27/08 321 L