多重誤り訂正回路を内蔵する半導体メモリ装置

発明者： ,
出願人/特許権者：
代理人 (1件)：高月猛
公報種別：公開公報
出願番号（国際出願番号）：特願平5-188179
公開番号（公開出願番号）：特開平6-187795
出願日： 1993年07月29日
公開日（公表日）： 1994年07月08日
要約：

【要約】【目的】ノーマルモード時に消耗する電力を減少できる誤り訂正回路を内蔵した半導体メモリ装置を提供する。【構成】パリティデータを発生して誤り訂正動作を行うようになった半導体メモリ装置において、複数のサブセルアレイ100A〜100Dに分割されたメモリセルアレイと、これらのセルアレイ100A〜100Dにそれぞれ接続された複数のセンスアンプ部110A〜110Dと、これらのセンスアンプ部110A〜110Dにそれぞれ接続された複数の誤り訂正回路130A〜130Dと、これらの誤り訂正回路130A〜130Dの出力をそれぞれ受ける出力デコーダ140A〜140Dとを備え、ノーマルモードではサブセルアレイのうちいずれか一つが選択されて動作し、ページモードではサブセルアレイ全てが選択されるようにして、ノーマルモードでの動作時における無駄な電力消費を低減させる。

請求項（抜粋）：

パリティデータを発生して誤り訂正動作を行うようになった半導体メモリ装置において、複数のサブセルアレイに分割されたメモリセルアレイと、これらのサブセルアレイにそれぞれ接続された複数のセンスアンプ部と、これらのセンスアンプ部にそれぞれ接続された複数の誤り訂正回路と、これらの誤り訂正回路にそれぞれ接続された出力デコーダとを備え、ノーマルモードではサブセルアレイのうちいずれか一つが選択されて動作し、ページモードではサブセルアレイ全てが選択されて動作するようにされていることを特徴とする半導体メモリ装置。

IPC (2件)：

G11C 29/00 302 , G11C 16/06

引用特許：

審査官引用 (5件)

特開昭62-154299
特開平1-229499
特開昭64-014795

全件表示

前のページに戻る