特許

J-GLOBAL ID：200903021472118091

基準電圧発生回路

発明者： 木村 克治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 八幡 義博
公報種別：公開公報
出願番号（国際出願番号）：特願平4-054224
公開番号（公開出願番号）：特開平5-218761
出願日： 1992年02月05日
公開日（公表日）： 1993年08月27日
要約：

【要約】【目的】 CMOS集積回路化に好適な基準電圧発生回路を提供する。【構成】 M1とM2は能力比が1:K1 であるので、両者のゲート・ソース間電圧は異なる。M3とM4はカレントミラー回路を構成するが、両者の能力比は、K2 :1である。つまり、M1とM2はK2 :1の電流比で駆動される。その結果、モビリティの温度特性とスレッショルド電圧の温度特性とを互いに打ち消すことができ、温度特性の良好な基準電圧発生回路をCMOS集積回路上に実現できる。なお、出力基準電圧は、抵抗R1があるときはVREF を用い、抵抗R1を省略するときはVREF1を用いる。さらに、M2のゲートから取り出しても良く(VREF2)、M2のドレインに抵抗を設けそのドレインから取り出しても良い。

請求項（抜粋）：

能力比が異なる2つのMOSトランジスタと; 前記2つのMOSトランジスタのそれぞれを異なる電流値で駆動するカレントミラー回路と; を備え、前記2つのMOSトランジスタの相互間では一方のトランジスタのドレインと他方のトランジスタのゲートとが共通接続されると共に; 一方のトランジスタは、ゲートが第1の抵抗を介して又は直接的に前記カレントミラー回路の一方の電流出力端に接続され、ドレインが第2の抵抗を介してゲートに接続され; 他方のトランジスタは、ドレインが前記カレントミラー回路の他方の電流出力端に接続され、ソースが直接的に接地され; 出力端子を前記第1の抵抗と前記カレントミラー回路との接続端又は一方のトランジスタのゲートと前記カレントミラー回路との接続端に設けてある; ことを特徴とする基準電圧発生回路。