特許

J-GLOBAL ID：200903021479835686

半導体装置およびその製造方法

発明者： 高田 仁
出願人/特許権者： エイ・ジー・テクノロジー株式会社
代理人 (1件)： 泉名 謙治
公報種別：公開公報
出願番号（国際出願番号）：特願平5-208405
公開番号（公開出願番号）：特開平7-045837
出願日： 1993年07月30日
公開日（公表日）： 1995年02月14日
要約：

【要約】【目的】高性能の半導体装置を得る。【構成】コプレナー構造のTFTであって、ゲート電極4のゲート長をゲート絶縁膜3より短くなるよう2段階に分けてエッチングし、異なるオフセット量を備える2種類以上のTFTを形成し、低リーク電流の画素用TFTと高ドレイン電流の駆動回路用TFTとを同一基板上に共に形成することを特徴とする半導体装置の製造方法。【効果】回路毎に必要な性能仕様に合わせて、特性の異なるTFTが得られるので高性能の半導体装置が得られる。

請求項（抜粋）：

TFTが基板上に配置されてなる半導体装置であって、オフセット量が異なる複数のオフセットTFTが基板上に形成されてなることを特徴とする半導体装置。

IPC (2件)：

H01L 29/786 ,  G02F 1/136 500

FI (2件)：

H01L 29/78 311 A ,  H01L 29/78 311 S