特許

J-GLOBAL ID：200903021490751028

半導体出力回路

発明者： 田中 康規 ,  山本 郁栄
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-052087
公開番号（公開出願番号）：特開平9-246942
出願日： 1996年03月08日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 特別なプロセス技術を必要とせず、高速で高駆動力を持つ高/低レベル同時対応の半導体出力回路を提供する。【解決手段】 外部回路により高レベル電圧を印加し得る出力パッドと低レベル電源との間に接続されプリバッファの出力に基づいてオン/オフ動作するプルアップ用トランジスタを有する出力段とを備える。この回路において、前記プリバッファを、グランドレベルから高レベルの範囲の電圧を出力する構成にし、前記出力段は、ゲート電極に前記プリバッファの出力が印加されて前記プルアップ用トランジスタとして機能するプルアップ用NチャネルMOS型トランジスタと、低レベル電源と前記プルアップ用NチャネルMOS型トランジスタとの間に接続され出力パッドに高レベルの電圧が印加されたとき低レベル電源への電流の逆流を遮断する逆流防止回路とを備える。

請求項（抜粋）：

入力電圧を増幅するプリバッファと、外部回路により高レベルの電圧を印加し得る出力パッドと前記高レベルよりも低いレベルの低レベル電源との間に接続され前記プリバッファの出力に基づいてオン/オフ動作するプルアップ用トランジスタを有する出力段とを備えた半導体出力回路において、前記プリバッファを、グランドレベルから前記高レベルの範囲の電圧を出力する構成にし、前記出力段は、第1電極が前記出力パッドに直接接続され、ゲート電極に前記プリバッファの出力が印加されて前記プルアップ用トランジスタとして機能するプルアップ用NチャネルMOS型トランジスタと、前記低レベル電源と前記プルアップ用NチャネルMOS型トランジスタの第2電極との間に接続され、前記出力パッドに前記高レベルの電圧が印加されたとき前記低レベル電源への電流の逆流を遮断する逆流防止回路とを備えたことを特徴とする半導体出力回路。

IPC (4件)：

H03K 19/0175 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 19/0948

FI (3件)：

H03K 19/00 101 F ,  H01L 27/08 321 L ,  H03K 19/094 B