特許
J-GLOBAL ID：200903021497522520
メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体
発明者：
出願人/特許権者：
代理人 (1件)：
堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願2000-181932
公開番号（公開出願番号）：特開2002-007200
出願日： 2000年06月16日
公開日（公表日）： 2002年01月11日
要約：
【要約】【課題】 異なる仕様のメモリに対して容易に対応できるようにして汎用性及び拡張性を高める。【解決手段】 立ち上がりバッファ42,立ち下がりバッファ43,モード制御回路41を有するデータバッファ36を設け、モード制御回路41に外部からのモード切替信号を供給すると共に、クロック信号と、データストローブ信号とを供給する。モード制御回路41は、SDRAMモードでは、クロック信号を立ち上がりバッファ42のみに供給し、立ち上がりバッファ42において、クロック信号の立ち上がりエッジでデータを取り込み、データの転送タイミングを調整する。また、モード制御回路41は、DDRモードでは、データストローブ信号を立ち上がりバッファ42及び立ち下がりバッファ43の両者に供給し、立ち上がりバッファ42において、データストローブ信号の立ち上がりエッジでデータを取り込み、立ち下がりバッファ43において、データストローブ信号の立ち下がりエッジでデータを取り込み、データの転送タイミングを調整する。
請求項（抜粋）：
バスに接続されるメモリに対するメモリ制御装置であって、前記バスと前記メモリとの間に介在して転送データのタイミングを調整するタイミング調整手段と、外部から入力される制御信号に応じて所定信号を前記タイミング調整手段に供給して異なるモードとなるように制御するモード制御手段とを備えたことを特徴とするメモリ制御装置。
IPC (3件)：
G06F 12/00 564
, G06F 12/00 597
, G06F 12/00
G06F 12/00 564 A
, G06F 12/00 597 C
, G06F 12/00 597 D
