特許

J-GLOBAL ID：200903021497983064

アクティブマトリクス基板および表示装置

発明者： 冨永 真克
出願人/特許権者： シャープ株式会社
代理人 (4件)： 原 謙三 ,  木島 隆一 ,  圓谷 徹 ,  金子 一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2002-280033
公開番号（公開出願番号）：特開2004-117755
出願日： 2002年09月25日
公開日（公表日）： 2004年04月15日
要約：

【課題】バスラインを共有する複数の表示パネルを有する表示装置において、各表示パネルの表示の際にはブロック分かれなどの表示不良を生じさせない。【解決手段】表示装置1は、互いにソースバスライン9を共有するTFT基板4・6を含んでいる、メインパネル2・サブパネル3を備えている。メインパネル2には、ソースバスライン9に、導通をオンオフするためのスイッチ構造としてのSW-TFT15が備えられている。メインパネル2を表示するときには、SW-TFT15をオフにするので、各ソースバスライン9の容量をほぼ均一にすることができ、ソース信号の遅延の差によるブロック分かれを生じさせない。また、メインパネル2の表示の際にサブパネル3の容量が負荷にならないので、低消費電流化を実現できる。【選択図】 図1

請求項（抜粋）：

複数のゲートバスラインと、複数のソースバスラインと、上記複数のゲートバスラインと上記複数のソースバスラインとの各交差部近傍に配置される複数のスイッチング素子と、上記スイッチング素子を介して上記ゲートバスラインと上記ソースバスラインとにそれぞれ電気的に接続される複数の画素電極とを含むアクティブマトリクス基板において、 上記ソースバスラインには、導通をオンオフするためのスイッチ構造が備えられており、 上記スイッチ構造の一端が、他のアクティブマトリクス基板のソースバスラインと接続可能となっていることを特徴とするアクティブマトリクス基板。

IPC (7件)：

G09F9/30 ,  G02F1/1345 ,  G09F9/00 ,  G09F9/40 ,  G09G3/20 ,  G09G3/36 ,  H05B33/14

FI (13件)：

G09F9/30 338 ,  G02F1/1345 ,  G09F9/00 348Z ,  G09F9/40 303 ,  G09G3/20 611J ,  G09G3/20 621M ,  G09G3/20 622G ,  G09G3/20 623R ,  G09G3/20 642B ,  G09G3/20 680D ,  G09G3/20 680G ,  G09G3/36 ,  H05B33/14 A

Fターム (53件)：

2H092GA40 ,  2H092GA44 ,  2H092JA24 ,  2H092NA01 ,  2H092NA25 ,  2H092NA26 ,  2H092NA29 ,  3K007AB11 ,  3K007BA06 ,  3K007CA00 ,  3K007CC00 ,  3K007DB03 ,  5C006AA16 ,  5C006AF27 ,  5C006AF35 ,  5C006AF50 ,  5C006BB14 ,  5C006BB16 ,  5C006BC03 ,  5C006BC11 ,  5C006BC20 ,  5C006BF34 ,  5C006FA05 ,  5C006FA22 ,  5C006FA37 ,  5C006FA47 ,  5C080AA10 ,  5C080BB06 ,  5C080CC07 ,  5C080DD05 ,  5C080DD26 ,  5C080EE17 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ06 ,  5C080KK07 ,  5C094AA03 ,  5C094AA13 ,  5C094AA22 ,  5C094AA45 ,  5C094AA53 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA08 ,  5C094DB05 ,  5G435AA18 ,  5G435BB12 ,  5G435CC09 ,  5G435EE47 ,  5G435LL07