特許
J-GLOBAL ID：200903021508657512
低電圧及び低スタンバイ電流用トランジスタの選択的バイアスを有する集積回路及び関連方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-153157
公開番号（公開出願番号）：特開平11-102229
出願日： 1998年06月02日
公開日（公表日）： 1999年04月13日
要約：
【要約】【課題】 集積回路における供給電圧及びスタンバイ電流を減少させることを可能とした技術を提供する。【解決手段】 本発明集積回路は基板上に複数個のMOSFETを有している。該複数個のMOSFETは第一導電型の少なくとも1個のMOSFETと第二導電型の少なくとも1個のMOSFETとを包含している。各MOSFETは初期的スレッシュホールド電圧を有している。該集積回路は、更に、第一及び第二バイアス回路を有しており、それらは該複数個のMOSFETの対応する導電型の選択したウエルのみを選択的にバイアスさせ、その初期的スレッシュホールド電圧の絶対値よりも低い該選択したMOSFETのみの実効スレッシュホールド電圧の絶対値を発生し、その際に該集積回路の高スタンバイ電流を禁止させる。
請求項（抜粋）：
集積回路において、基板、前記基板上に設けられている複数個の金属-酸化物-半導体電界効果トランジスタ(MOSFET)であって、第一導電型を有する少なくとも1個のMOSFETと第二導電型を有する少なくとも1個のMOSFETとを包含しており各MOSFETが初期的なスレッシュホールド電圧を具備している複数個のMOSFET、前記複数個のMOSFETの選択したウエルのみを選択的にバイアスするために前記複数個のMOSFETへ接続している選択的ウエルバイアス手段であって、その初期的なスレッシュホールド電圧の絶対値よりも低い前記選択したMOSFETのみの実効的スレッシュホールド電圧の絶対値を発生させその際に高スタンバイ電流を禁止させる選択的ウエルバイアス手段、を有することを特徴とする集積回路。
IPC (3件)：
G05F 3/24
, H01L 21/8234
, H01L 27/088
G05F 3/24 Z
, H01L 27/08 102 G
