特許
J-GLOBAL ID：200903021533587626
メモリチップセレクト切換回路
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平4-204388
公開番号（公開出願番号）：特開平6-028242
出願日： 1992年07月08日
公開日（公表日）： 1994年02月04日
要約：
【要約】【目的】 標準装備のROMと、予備用またはオプション用ROMとのいずれのプログラムを選択して読出すかを、自動的に制御する。【構成】 標準装備ROM5には演算プログラムの他に初期起動プログラムを格納しておく。予備用ROM6には演算プログラムのみを格納しておく。CPU1は最初にROM5の初期起動プログラムを読出し実行する。このプログラムにより、先ずROM6が強制的にチップセレクトされる様レジスタ7をセットしてROM6の実装の有無を判定する。実装されていれば、このROM6のプログラムがCPU1により実行される。実装されていなければ、初期起動プログラムはROM5が強制的にチップセレクトされる様レジスタ7をセットし直す。
請求項（抜粋）：
中央処理装置と、この中央処理装置の情報処理のための処理プログラムを格納した標準装備の第1のメモリと、前記処理プログラムを格納し装置に着脱自在な第2のメモリとを含む情報処理装置におけるメモリチップセレクト切換回路であって、前記処理プログラムの読出し指示に応答して前記第2のメモリを選択するチップセレクト信号を発生する第2メモリチップセレクト信号生成手段と、このチップセレクト信号の発生に応答して前記第2のメモリが装置に実装されているかどうかを検出する検出手段と、非実装が検出されたとき前記第1のメモリを選択するチップセレクト信号を発生する第1メモリチップセレクト信号発生手段とを含むことを特徴とするメモリチップセレクト切換回路。
引用特許：
前のページに戻る
