特許

J-GLOBAL ID：200903021540577849

半導体素子実装方法及びその回路実装基板

発明者： 吉見 健二 ,  奥中 正昭
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-106788
公開番号（公開出願番号）：特開平9-293759
出願日： 1996年04月26日
公開日（公表日）： 1997年11月11日
要約：

【要約】【課題】バンプ高さばらつきの影響のないベアチップ実装方法。【解決手段】バンプ高さばらつきの影響をなくすため、半導体素子1の接続端子4に容易に塑性変形できる導電材料でバンプ9を形成する。圧着により高さの高いバンプは変形し、高さの低いバンプも十分接合できる。素子1と基板2の接合を強固にするため、未硬化の熱硬化性樹脂または光硬化性樹脂10を用いる。

請求項（抜粋）：

接続端子部に容易に塑性変形する導電材料でバンプを形成した半導体素子と回路基板とを、未硬化の熱硬化性樹脂または光硬化樹脂を介在させて加熱圧着、または紫外線照射併用圧着により接続することを特徴とする半導体素子の実装方法。

IPC (2件)：

H01L 21/60 311 ,  H01L 21/603

FI (2件)：

H01L 21/60 311 S ,  H01L 21/603