特許

J-GLOBAL ID：200903021541481233

MIS型半導体装置

発明者： 吉富 崇
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平6-169122
公開番号（公開出願番号）：特開平8-032067
出願日： 1994年07月21日
公開日（公表日）： 1996年02月02日
要約：

【要約】【構成】MISFETのLDD構造の浅いソース・ドレイン拡散層27a上に金属シリサイド膜28aを形成することにより、浅い接合を保ちつつ浅い拡散層27aの抵抗を低下させる。【効果】短チャネル効果を抑制しつつ、高い電流駆動力を得ることが可能となる。

請求項（抜粋）：

表面に、ゲート絶縁膜を有する半導体基板と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜近傍の前記半導体基板表面に形成された第1のソース・ドレイン拡散層と、前記第1の拡散層の前記ゲート絶縁膜とは逆側に隣接して形成され、前記第1のソース・ドレイン拡散層に比べ、不純物濃度が濃くかつ、接合深さが深い第2のソース・ドレイン拡散層と、前記第1のソース・ドレイン拡散層の表面に形成される第1の金属シリサイド膜とからなることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301

FI (2件)：

H01L 29/78 301 L ,  H01L 29/78 301 S