特許

J-GLOBAL ID：200903021543340610

半導体装置

発明者： 水野 幹也
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-154075
公開番号（公開出願番号）：特開平11-002662
出願日： 1997年06月11日
公開日（公表日）： 1999年01月06日
要約：

【要約】【課題】遅延測定回路の前後にフリップ・フロップを配置し、フリップ・フロップのクロックをリングオスシレータを用い、半導体装置の遅延回路の遅延判別を可能とする。【解決手段】データ入力端子101と、イネーブル端子102と、遅延判定用出力端子103と、3入力NANDゲート109と、任意の偶数段からなるインバータ110〜113で構成される発振制御が可能なリングオスシレータと、任意の組み合わせ回路で構成される遅延測定回路105と、前記遅延測定回路の前段に接続される1つのフリップ・フロップ104と、前記遅延測定回路の後段に接続される2つのフリップ・フロップ106、107と、遅延判別回路108とで構成される半導体装置。

請求項（抜粋）：

発振制御が可能なリングオスシレータと、任意の組み合わせ回路で構成される遅延測定回路と、前記遅延測定回路の前段に接続される1つのフリップ・フロップと、前記遅延測定回路の後段に接続される2つのフリップ・フロップと、遅延判別回路とを有することを特徴とする半導体装置。

IPC (4件)：

G01R 31/28 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 3/03

FI (3件)：

G01R 31/28 V ,  H03K 3/03 ,  H01L 27/04 T