特許
J-GLOBAL ID：200903021578794622
データ処理装置
発明者：
,
,
,
,
,
出願人/特許権者：
,
,
,
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-304459
公開番号（公開出願番号）：特開平5-143451
出願日： 1991年11月20日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】キャッシュへの主記憶データのプリフェッチとキャッシュからのロードとを並行して行えるようにする。【構成】主記憶から読み出された主記憶データを保持する複数のキャッシュメモリ121A,121Bを設け、その一方に対して、主記憶104から主記憶データをプリフェッチし、後続のロード命令で指定される主記憶データをレジスタ群113のいずれかにロードするとき、このデータをキャッシュメモリ121A,121Bの他方から読み出すようにする。具体的には、プリフェッチ命令で一方のキャッシュメモリを指定し、ロード命令で他方のキャッシュメモリを指定する。
請求項（抜粋）：
主記憶と、該主記憶のデータの一部のデータの写をそれぞれ保持する、複数のキャッシュメモリと、主記憶内のデータをキャッシュメモリにプリフェッチすることを要求する第1種の命令に応答して、該主記憶から少なくともその命令が要求するデータを含むデータを読みだす主記憶アクセス手段と、該読み出されたデータを該複数のキャッシュメモリの内のいずれか一つのキャッシュメモリに格納する手段と、主記憶内のデータを処理装置に読み出すことを要求する第2種の命令に応答して、その命令が要求するデータがいずれか一つのキャッシュメモリに存在するかを判別し、そのデータがいずれか一つのキャッシュメモリに存在する場合には、そのキャッシュメモリからそのデータを処理装置に読み出すキャッシュメモリ読み出し手段であって、該格納手段がデータを格納しようとするキャッシュメモリと異なるキャッシュメモリに対しては該格納手段によるデータの格納と並行して該読み出しを実行可能なものとを有するデータ処理装置。
引用特許：
前のページに戻る
