特許

J-GLOBAL ID：200903021606707897

出力バッファ回路

発明者： 大石 智徳
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-326598
公開番号（公開出願番号）：特開2002-135103
出願日： 2000年10月26日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】 出力信号の変化時に出力回路中で電源端子から接地端子間に流れる貫通電流が機器の消費電力の増大、ノイズによる誤作動の原因となっている。【解決手段】 出力最終段トランジスタ1、2のゲート入力線に抵抗素子11、12を挿入し、出力端子からの信号がゲート端子に入力されるようにトランジスタ9、10を抵抗素子11、12と並列になるように挿入することにより、出力最終段トランジスタ1、2のいずれか片方がONする時は、ゲート入力線を高抵抗に保ちゆっくりと駆動させる一方でOFFする方の出力最終段トランジスタのゲート入力線はトランジスタ9、10により低抵抗になりONする側より早くOFFするようになり電源端子から接地端子間に流れる貫通電流を低減させることができかつONする側のトランジスタをゆっくり駆動することで出力端子の信号の急激な変化を抑えることができノイズを低減できる。

請求項（抜粋）：

ソースが第1の電源に接続されドレインが出力端子に接続されている第1の駆動用トランジスタと、ソースが第2の電源に接続されドレインが前記出力端子に接続されている第2の駆動用トランジスタと、一端が前記第1の駆動用トランジスタのゲートに接続され他端が入力端子に接続されている第1の抵抗と、一端が前記第2の駆動用トランジスタのゲートに接続され他端が前記入力端子に接続されている第2の抵抗と、前記第1の抵抗と並列に一端が前記第1の駆動用トランジスタのゲートに接続され他端が前記入力端子に接続されている第1の制御用トランジスタと、前記第2の抵抗と並列に一端が前記第2の駆動用トランジスタのゲートに接続され他端が前記入力端子に接続されている第2の制御用トランジスタとを備え、前記第1及び第2の制御用トランジスタのそれぞれのゲートが前記出力端子に接続されていることを特徴とする出力バッファ回路。

IPC (3件)：

H03K 19/0175 ,  H03K 17/16 ,  H03K 17/687

FI (3件)：

H03K 17/16 L ,  H03K 19/00 101 F ,  H03K 17/687 F

Fターム (28件)：

5J055AX27 ,  5J055AX55 ,  5J055AX64 ,  5J055BX16 ,  5J055CX24 ,  5J055DX22 ,  5J055DX56 ,  5J055DX72 ,  5J055DX83 ,  5J055EX07 ,  5J055EX21 ,  5J055EY01 ,  5J055EY21 ,  5J055EZ07 ,  5J055FX12 ,  5J055FX17 ,  5J055FX35 ,  5J055GX01 ,  5J056AA04 ,  5J056BB19 ,  5J056BB24 ,  5J056BB57 ,  5J056DD13 ,  5J056DD28 ,  5J056EE03 ,  5J056EE07 ,  5J056FF08 ,  5J056GG02