特許

J-GLOBAL ID：200903021616657316

圧電素子の製造方法及びインクジェットヘッドの製造方法

発明者： 久保 晶子 ,  平澤 拓 ,  友澤 淳 ,  藤井 映志 ,  鳥井 秀雄 ,  高山 良一
出願人/特許権者： 松下電器産業株式会社
代理人 (8件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  手島 勝 ,  藤田 篤史
公報種別：公開公報
出願番号（国際出願番号）：特願2002-281146
公開番号（公開出願番号）：特開2004-119703
出願日： 2002年09月26日
公開日（公表日）： 2004年04月15日
要約：

【課題】基板11上に、該基板11よりも線膨張係数が大きい圧電体薄膜層16を形成する場合に、その圧電体薄膜層16にクラックが生じるのを抑制して、圧電素子の製造コストを低減しつつ、その信頼性を向上させる。【解決手段】圧電体薄膜層16を形成する工程において、成膜時における圧電体薄膜層16に圧縮応力を付与することにより、成膜後の冷却時に基板11と圧電体薄膜層16との収縮量の差によって圧電体薄膜層16に生じる引張応力を緩和する。具体的には、スパッタ法により圧電体薄膜層16を形成する場合、そのスパッタ時に、基板11に-30V以上0V以下のバイアスを印加することで、圧電体薄膜層16に圧縮応力を付与する。【選択図】 図1

請求項（抜粋）：

基板上に、第1の電極層を形成する工程と、該第1の電極層上に、上記基板を所定温度に加熱した状態で、該基板よりも線膨張係数が大きい圧電体薄膜層を形成する工程と、該圧電体薄膜層上に、第2の電極層を形成する工程とを含む圧電素子の製造方法であって、 上記圧電体薄膜層を形成する工程において、成膜時における圧電体薄膜層に圧縮応力を付与することにより、成膜後の冷却時に基板と圧電体薄膜層との収縮量の差によって圧電体薄膜層に生じる引張応力を緩和することを特徴とする圧電素子の製造方法。

IPC (7件)：

H01L41/22 ,  B41J2/16 ,  C23C14/34 ,  H01L41/08 ,  H01L41/09 ,  H01L41/18 ,  H01L41/24

FI (7件)：

H01L41/22 Z ,  C23C14/34 R ,  H01L41/08 C ,  H01L41/18 101Z ,  H01L41/22 A ,  H01L41/08 D ,  B41J3/04 103H

Fターム (22件)：

2C057AF93 ,  2C057AG44 ,  2C057AP23 ,  2C057AP25 ,  2C057AP32 ,  2C057AP52 ,  2C057AP53 ,  2C057AP57 ,  2C057AQ02 ,  2C057BA03 ,  2C057BA14 ,  4K029AA06 ,  4K029AA24 ,  4K029BA13 ,  4K029BA22 ,  4K029BA50 ,  4K029BB02 ,  4K029BD00 ,  4K029CA06 ,  4K029CA13 ,  4K029EA03 ,  4K029EA08