メモリ書き込み制御回路

発明者： ,
出願人/特許権者：
代理人 (1件)：若林忠
公報種別：公開公報
出願番号（国際出願番号）：特願平8-223855
公開番号（公開出願番号）：特開平10-063581
出願日： 1996年08月26日
公開日（公表日）： 1998年03月06日
要約：

【要約】【課題】メモリに書き込み中にリセットが加わってもメモリ書き込みデータを保証し、かつリセットが遅れずに実行されるメモリ書き込み制御回路を実現する。【解決手段】リセットによって初期化されないメモリ書き込み終了判定回路と書き込みステータスフラグを設け、リセットとメモリへの書き込みが競合したときはメモリへの書き込みを全てメモリ書き込み終了判定回路と書き込みステータスフラグに任せることで、他の回路要素のリセットをリセットの発生と同時に実行できるものとする。また、上記の判定回路とステータスフラグは、電源投入時のみ発生するパワーオンリセット信号を設けることで、初期化する。

請求項（抜粋）：

CPUからアドレスとデータとメモリ書き込み信号とが出力され、メモリの当該アドレスにデータを書き込むために用いられる、半導体集積回路のメモリ書き込み制御回路であって、出力されたアドレスとデータとをそれぞれラッチするとともに、出力されたメモリ書き込む信号を記憶し、記憶したメモリ書き込み信号に対応するメモリ書き込み許可信号により、ラッチしたメモリのアドレスにラッチしたデータの書き込み処理を行い、所定の書き込み必要時間終了後に、メモリ書き込み許可信号を無効とするメモリ書き込み制御回路。

IPC (2件)：

G06F 12/16 310 , G06F 12/14 310

FI (2件)：

G06F 12/16 310 A , G06F 12/14 310 F

引用特許：

審査官引用 (5件)

特開昭63-278156
電子機器
公報種別：公開公報出願番号：特願平3-178024 出願人：キヤノン株式会社
特開平2-184947

全件表示

前のページに戻る