特許
J-GLOBAL ID:200903021629597851
乱数発生装置
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平7-128938
公開番号(公開出願番号):特開平8-305551
出願日: 1995年04月27日
公開日(公表日): 1996年11月22日
要約:
【要約】【目的】 論理“1”をm/2n の発生確率で発生することができる乱数発生装置を提供する。【構成】 基本乱数発生回路11a〜11cは確率1/2で“1”を発生する。基本乱数発生回路11a〜11cの出力は縦方向に接続された乱数決定回路12a〜12cに入力される。乱数決定回路12a〜12cの出力は縦方向に接続された乱数加算回路13a〜13cに入力される。確率設定回路14a〜14cは乱数加算回路13a〜13cに“0”もしくは“1”を入力する。1つの基本乱数発生回路で“1”が発生すると、縦方向後段の乱数決定回路の出力は全て“0”になるので、確率設定回路14a〜14cにおける(0,0,0)から(1,1,1)までの設定によって、出力Pは発生確率m/2n で“1”を発生する。
請求項(抜粋):
所定の確率で論理“1”を発生する複数個の基本乱数発生回路よりなる基本乱数発生部と、前記基本乱数発生部におけるそれぞれの基本乱数発生回路の出力が供給される乱数決定回路を複数個縦方向に接続した乱数決定部と、前記乱数決定部におけるそれぞれの乱数決定回路の出力が供給される乱数加算回路を複数個縦方向に接続した乱数加算部と、前記乱数加算部におけるそれぞれの乱数加算回路に論理“0”もしくは“1”を入力して論理“1”の最終的な発生確率を設定する確率設定部とを備え、前記乱数決定部は、それぞれの乱数決定回路において前段の前記基本乱数発生回路より論理“0”が供給されると論理“0”を前記乱数加算部に出力する手段と、前段の前記基本乱数発生回路より論理“1”が供給される縦方向最初の乱数決定回路のみが論理“1”を前記乱数加算部に出力する共に、それより縦方向後段の乱数決定回路の全てが前段の前記基本乱数発生回路の出力にかかわらず論理“0”を前記乱数加算部に出力する手段とを有し、前記乱数加算部は、それぞれの乱数加算回路において前記乱数決定回路の出力と前記確率設定部の出力とのANDをとると共に、その全てのORをとることにより前記最終的な発生確率にて論理“1”を発生する手段を有することを特徴とする乱数発生装置。
前のページに戻る