半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-277387
公開番号（公開出願番号）：特開平11-120768
出願日： 1997年10月09日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】電源ノイズに対して強く、動作周波数が広いデジタル型のDLL回路を内蔵した半導体集積回路を提供する。【解決手段】デジタル型の遅延位相同期ループ回路を内蔵した半導体集積回路において、遅延位相同期ループ回路は、1個またはカスケード接続された複数個の単位遅延素子からなり、集積回路内部のクロック信号を遅延させる遅延素子11と、遅延素子の遅延時間を制御するための遅延時間制御データを格納するためのレジスタ回路12とを具備し、遅延素子の遅延時間を制御して遅延素子の出力信号が外部クロック信号入力に同期するように制御する。

請求項（抜粋）：

デジタル型の遅延位相同期ループ回路を内蔵した半導体集積回路において、前記遅延位相同期ループ回路は、1個またはカスケード接続された複数個の単位遅延素子からなり、集積回路内部のクロック信号を遅延させる遅延素子と、前記遅延素子の遅延時間を制御するための遅延時間制御データを格納するためのレジスタ回路とを具備し、前記遅延素子の遅延時間を制御して遅延素子の出力信号が外部クロック信号入力に同期するように制御することを特徴とする半導体集積回路。

IPC (4件)：

G11C 11/407 , H03K 5/13 , H03K 19/00 , H03L 7/00

FI (5件)：

G11C 11/34 362 S , H03K 5/13 , H03K 19/00 B , H03L 7/00 D , G11C 11/34 354 C

前のページに戻る