特許

J-GLOBAL ID：200903021668592565

炭化けい素たて型MOSFET

発明者： 上野 勝典
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平5-303159
公開番号（公開出願番号）：特開平7-161983
出願日： 1993年12月03日
公開日（公表日）： 1995年06月23日
要約：

【要約】 (修正有)【目的】トレンチにゲート電極が埋め込まれた型のSiC(炭化けい素)のたて型MOSFETにおいて、スイッチング動作時にゲート電極に近いソース領域で起こる破壊を防止する。【構成】MOSFETのpベース層3を表面から堀り下げ、掘り下げた部分にn+ ソース領域4と共通の電極を設ける。スイッチング動作時に流れるpベース層とnドリフト層との間の接合の充電電流を、掘り下げた部分の電極に流しやすくして、n+ ソース領域4直下のpベース層3内での電圧を下げ、寄生トランジスタの動作を防止する。掘り下げた部分に、高濃度領域を形成して、pベース層の抵抗と接触抵抗を下げると、より効果が大である。pベース層を表面から掘り下げ、ソース領域と共通の電極を設け、オフ状態での電圧印加時の充電電流をバイパスさせて、スイッチング動作時の素子の破壊を防止する。

請求項（抜粋）：

炭化けい素基板上に積層された炭化けい素からなる第一導電型べース層と、その第一導電型ベース層の上に積層された炭化けい素からなる第二導電型ベース層と、その第二導電型ベース層の表面層の少なくとも一部に形成された第一導電型ソース領域とを有し、第一導電型ソース領域の表面から第二導電型ベース層を貫通して第一導電型ベース層に達するトレンチが形成され、そのトレンチ内に絶縁膜を介してゲート電極が充填され、上下の表面にそれぞれ電極が形成されているたて型MOSFETにおいて、第二導電型ベース層と第一導電型ソース領域とに共通に接触する電極の、第二導電型ベース層との接触面の少なくとも一部が、第一導電型ソース領域の深さより深く掘り下げられていることを特徴とする炭化けい素たて型MOSFET。

FI (2件)：

H01L 29/78 321 B ,  H01L 29/78 321 V

引用特許：

審査官引用 (3件)

• 特開平4-239778
  
• 特開平3-011765
  
• 特開昭64-059868