特許
J-GLOBAL ID：200903021672881725
パトロール制御方式
発明者：
出願人/特許権者：
代理人 (1件)：
境 廣巳
公報種別：公開公報
出願番号（国際出願番号）：特願平3-298154
公開番号（公開出願番号）：特開平5-108496
出願日： 1991年10月18日
公開日（公表日）： 1993年04月30日
要約：
【要約】【目的】 記憶装置のソフトエラー対策であるパトロール制御方式に於いて、パトロール動作によるコンピュータシステムの性能低下を低く抑える。【構成】 パトロール制御部30はパトロール動作を行う時間間隔を使用可能情報レジスタ15の内容(使用可能なメモリモジュールの数)或いは実装情報レジスタ20の内容(実装されているメモリモジュールの数)に基づいて決定し、パトロール動作を行うメモリモジュールを使用可能情報レジスタ15の内容に基づいて決定する。そして、パトロール制御部30はメモリアレイ1からデータを読出し、読出したデータに対してECCエラー訂正回路10でエラー訂正符号に従ったエラー訂正を行い、エラー訂正を行った読出しデータにECC生成回路でエラー訂正符号を付加して元のアドレスに再書込みするパトロール動作を、上記決定したメモリモジュールの全アドレスに対して上記決定した時間間隔で順次行う。
請求項（抜粋）：
複数のメモリモジュールと、該メモリモジュールに対する書込みデータにエラー訂正符号を付加して前記メモリモジュールに書込むエラー訂正符号付加手段と、前記メモリモジュールから読出されたデータに対してエラー訂正符号に従ったエラー訂正を行ない、出力するエラー訂正手段と、パトロール動作を制御するパトロール制御手段とを備え、該パトロール制御手段は前記メモリモジュールからデータを読出して前記エラー訂正手段に加え、前記エラー訂正手段から出力されたデータを前記エラー訂正符号付加手段に加えて元のアドレスに再書込みさせるパトロール動作を前記各メモリモジュールの全アドレスにわたって順次周期的に行なうことを特徴とするパトロール制御方式。
IPC (3件)：
G06F 12/16 320
, G06F 11/10 330
, G06F 11/30 310
