特許
J-GLOBAL ID：200903021678652701
アナログ/ディジタル変換回路
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
津国 肇 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-255616
公開番号（公開出願番号）：特開平11-145830
出願日： 1998年09月09日
公開日（公表日）： 1999年05月28日
要約：
【要約】【課題】 アナログ領域の消耗電力を最小化して総消費電力を減らして動作の安定化を図り得るA/D変換回路を提供すること。【解決手段】 アナログ入力信号(Vi)を受入れる第1サンプル/ホールド増幅器(201)の出力信号を選択した後、フィードバック信号(Vf)を選択するようにスイッチ(202)で切換え、入力されたアナログ信号をA/D副変換器(206)でディジタル信号に変換し、その出力信号をD/A副変換器(207)でアナログ信号に変換し、前記スイッチ(202)で切換えた前後のアナログ信号の差分を減算器(203)で算出し、残留電圧増幅器(204)で増幅した後、第2サンプル/ホールド増幅器(205)を介して前記スイッチにフィードバックさせ前記A/D副変換器(206)の出力信号を1ビットずつ重畳しNビットのディジタル信号をディジタル校正部(208)から出力させるように回路構成する。
請求項（抜粋）：
アナログ入力信号を受入れる第1サンプル/ホールド増幅器と、該第1サンプル/ホールド増幅器の出力信号を選択した後、切換えてフィードバック信号を選択するスイッチと、該スイッチを経て入力されたアナログ信号をディジタル信号に変換するA/D副変換器と、該A/D副変換器の出力信号をアナログ信号に変換するD/A副変換器と、前記スイッチを経て入力されたアナログ信号と前記D/A副変換器の出力信号との差を算出する減算器と、該減算器の出力信号を増幅する残留電圧増幅器と、該残留電圧増幅器の出力信号をサンプル/ホールドして前記スイッチにフィードバックさせる第2サンプル/ホールド増幅器と、前記A/D副変換器の出力信号を1ビットずつ重畳してNビットのディジタル信号を出力するディジタル校正部と、前記各部の動作を制御するためのタイミング制御部と、を含んで構成されたことを特徴とするA/D変換回路。
IPC (3件)：
H03M 1/14
, H03M 1/40
, H03M 3/02
H03M 1/14 B
, H03M 1/40
, H03M 3/02
