特許

J-GLOBAL ID：200903021689810414

計算装置のデ-タ処理高速化方法および装置。

発明者： マシュー スコット マクレガー
出願人/特許権者： レインボウ テクノロジーズ インク
代理人 (1件)： 池内 寛幸 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-020232
公開番号（公開出願番号）：特開平11-305995
出願日： 1999年01月28日
公開日（公表日）： 1999年11月05日
要約：

【要約】【課題】 モントゴメリーアルゴリズムを用いる計算装置のデータ処理を、mビットオペランドデータを扱うプロセッサを用いて高速化する。【解決手段】 入力データである任意の除数nについて22kmod(n)と定義されたモントゴメリ値の計算を行い、22kmod(n)を計算装置に与えデータ処理を高速化する。2h*m+1の値を第1のレジスタにロードし、除数nを第2のレジスタにロードし、除数nのビットを最上位ビット方向にシフトする。前記第1のレジスタの値が入力データnの値より小さくなるまで第1のレジスタの値から第2のレジスタの値を繰り返し引いて剰余算処理する。第1のレジスタの剰余算処理済みの値をlog2(k)回二乗する乗算処理する。限られたオペランドサイズを有するプロセッサに必要な計算回数を減らしながら、任意の除数についてモントゴメリー値を計算して計算装置に提供する。

請求項（抜粋）：

指数剰余演算処理を用いる計算装置のデータ処理を、mビットオペランドデータを扱うプロセッサを用いて高速化する方法であって、入力データnに対して、nを2進化ビットに変換し、そのビット数kを求める処理ステップと、前記オペランドビット数mとの積が前記k以上となる整数のうち、最小の整数hを検知し、第1のレジスタに、2h*m+1ビットが1でありそれより下位の全ビットが0であるデータを形成するデータ形成処理ステップと、前記オペランドビット数mの整数倍のビット長を持つ第2のレジスタに、前記入力データnを表わすkビットデータをロードするデータロード処理ステップと、前記第2のレジスタにロードした前記nを表わすkビットデータの最上位ノンゼロビットが前記オペランドビット数mの整数倍のビット位置にくるまで、前記nを表わすkビットデータ列を上位ビット方向にシフトするシフト処理ステップと、前記第1のレジスタに形成したデータの値が前記入力データnの値より小さくなるまで、前記第1のレジスタのデータ値から前記シフト処理済みの第2のレジスタの値を繰り返し引く剰余算処理ステップと、前記プロセッサが、前記第1のレジスタにある剰余算処理済みの値をlog2(k)回二乗する乗算処理ステップとを備え、入力データnに対して、nを除数とした、nの2進化ビット数をkとして、22kmod(n)を計算して前記計算装置に与えることを特徴とする計算装置のデータ処理高速化方法。

IPC (2件)：

G06F 7/72 ,  G09C 1/00 650

FI (2件)：

G06F 7/72 ,  G09C 1/00 650 A