特許

J-GLOBAL ID：200903021690219738

シリサイドの形成方法

発明者： コン・ヒーン・リー ,  プーイ・シー・リー ,  エン・フア・リム ,  ソン・ユン・シャム ,  ペイ・キン・レオン
出願人/特許権者： チャータード・セミコンダクター・マニュファクチャリング・インコーポレイテッド
代理人 (1件)： 社本 一夫 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-240277
公開番号（公開出願番号）：特開2002-124487
出願日： 2001年08月08日
公開日（公表日）： 2002年04月26日
要約：

【要約】 (修正有)【課題】Ni(Pt)シリサイドを形成するとき、天然酸化膜を解離させる。【解決手段】 次のステップを備えるシリサイドの形成プロセスを提供する。露呈したシリコンを有する少なくとも1つのデバイスが設けられた半導体基板10が提供される。少なくともデバイス上にニッケル白金(Ni(Pt))合金層28が堆積される。Ti被覆したNi(Pt)膜を形成し得るように、チタン(Ti)被覆層30をNi(Pt)合金層上に堆積させる。次に、露呈したシリコン上にシリサイド50を形成し得るように、構造体に対し短時間アニール(RTA)32を行う。

請求項（抜粋）：

シリサイドの形成方法において、露呈したシリコンを有する少なくとも1つのデバイスが設けられた半導体基板を提供するステップと、少なくとも前記デバイス上にニッケル白金(Ni(Pt))合金層を堆積させるステップと、Ti被覆したNi(Pt)膜を形成し得るように、前記Ni(Pt)合金層上にチタン(Ti)被覆層を堆積させるステップと、前記露呈したシリコン上にシリサイドを形成し得るように前記構造体(基板)に対し短時間アニール(RTA)を行うステップとを備える、方法。

IPC (6件)：

H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/3205 ,  H01L 21/336 ,  H01L 29/43 ,  H01L 29/78

FI (5件)：

H01L 21/28 301 S ,  H01L 21/28 301 D ,  H01L 29/62 G ,  H01L 21/88 Q ,  H01L 29/78 301 P

Fターム (51件)：

4M104AA01 ,  4M104BB01 ,  4M104BB21 ,  4M104BB22 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD23 ,  4M104DD40 ,  4M104DD64 ,  4M104DD79 ,  4M104DD80 ,  4M104DD84 ,  4M104FF14 ,  4M104GG09 ,  5F033HH04 ,  5F033HH25 ,  5F033KK25 ,  5F033MM07 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ20 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ82 ,  5F033QQ94 ,  5F033TT08 ,  5F033WW00 ,  5F033WW03 ,  5F033WW04 ,  5F140AA10 ,  5F140AA40 ,  5F140BA01 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF19 ,  5F140BG08 ,  5F140BG30 ,  5F140BG34 ,  5F140BG45 ,  5F140BG56 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BJ09 ,  5F140BK26 ,  5F140BK29 ,  5F140BK34 ,  5F140BK39 ,  5F140CB01 ,  5F140CF04