特許

J-GLOBAL ID：200903021714598778

半導体装置

発明者： 小林 茂 ,  卯之原 勲
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-337462
公開番号（公開出願番号）：特開平9-181244
出願日： 1995年12月25日
公開日（公表日）： 1997年07月11日
要約：

【要約】【課題】本発明は半導体素子が搭載される回路基板をリードフレームに接着することにより支持する構成の半導体装置に関し、接着剤に起因した回路基板とモールド樹脂との界面及びリードフレームとモールド樹脂との界面における剥離の発生を防止することを課題とする。【解決手段】半導体素子15が配設される回路基板12と、この回路基板12を支持するリードフレーム13aと、回路基板12を封止するモールド樹脂14とを具備し、接着剤20を用いて回路基板12がリードフレーム13aに接着固定される構成とされた半導体装置において、回路基板12のリードフレーム13aが接着される基板接着部19に、余剰の接着剤20を吸収するスルーホール18を設ける。

請求項（抜粋）：

半導体素子が配設される回路基板と、前記回路基板を支持するリードフレームと、前記回路基板を封止する封止樹脂とを具備し、接着剤を用いて前記回路基板が前記リードフレームに接着固定される構成とされた半導体装置において、前記回路基板の前記リードフレームが接着される接着位置に、余剰の前記接着剤を吸収する接着剤吸収部を設けたことを特徴とする半導体装置。

IPC (4件)：

H01L 23/50 ,  H01L 21/52 ,  H01L 25/04 ,  H01L 25/18

FI (3件)：

H01L 23/50 L ,  H01L 21/52 E ,  H01L 25/04 Z