特許

J-GLOBAL ID：200903021738380935

スキャンテスト回路及びこれを用いた半導体集積回路

発明者： 若宮 秀行 ,  稲田 洋文
出願人/特許権者： 住友金属工業株式会社
代理人 (1件)： 飯塚 雄二
公報種別：公開公報
出願番号（国際出願番号）：特願平11-129103
公開番号（公開出願番号）：特開2000-321331
出願日： 1999年05月10日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】 簡素な構成でありながら非同期回路部分を含む集積回路の動作テストを正確に行うこと。【解決手段】 異なるタイミングのクロックで動作する非同期回路の動作テストに使用されるスキャンテスト回路において、スキャンパスの途中に遅延回路を挿入する。これによって、クロックの遅延(タイミング差)分をキャンセルする。

請求項（抜粋）：

異なるタイミングの複数のクロックで動作する集積回路の動作テストに使用されるスキャンテスト回路において、テスト用のスキャン信号を導くスキャンパスと;前記スキャンパスの途中に挿入され、前記複数のクロック間のタイミング差をキャンセルする遅延回路とを備えたことを特徴とするスキャンテスト回路。

IPC (4件)：

G01R 31/28 ,  G06F 11/22 360 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

G01R 31/28 G ,  G06F 11/22 360 P ,  H01L 27/04 T

Fターム (13件)：

2G032AA00 ,  2G032AC10 ,  2G032AD06 ,  2G032AG07 ,  2G032AK16 ,  2G032AL00 ,  5B048AA20 ,  5B048CC18 ,  5B048DD07 ,  5F038BE05 ,  5F038DF01 ,  5F038DT06 ,  5F038EZ20