特許
J-GLOBAL ID：200903021766184688
ノイズ抑制回路
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
三反崎 泰司
, 藤島 洋一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-101199
公開番号（公開出願番号）：特開2006-287335
出願日： 2005年03月31日
公開日（公表日）： 2006年10月19日
要約：
【課題】 導電線上に設けられた複数のインダクタ間に磁気結合がある場合であっても、良好な減衰特性を得ることができるようにする。【解決手段】 第1の導電線3上において互いに磁気的に結合された第1および第2のインダクタ21,22と、一端が第1および第2のキャパシタ31,32の他端に接続されると共に他端が接地された第3のインダクタと、第2の導電線4上において互いに磁気的に結合された第4および第5のインダクタ24,25とを備えている。各インダクタ間の結合係数k1〜k6の値が実際には1よりも小さくなることを考慮し、特に第3のインダクタ23のインダクタンスL3が、結合係数k1〜k6が1よりも小さいことを条件として、所望のノイズ減衰特性が得られるよう、実際の結合係数k1〜k6の値に応じた値に設定されている。【選択図】 図1
請求項（抜粋）：
第1および第2の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、
前記第1の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第1および第2のインダクタと、
一端が前記第1のインダクタと前記第2のインダクタとの間に接続された第1のキャパシタと、
一端が前記第1のキャパシタの他端に接続されると共に他端が接地され、前記第1のキャパシタと共に第1の直列回路を構成する第3のインダクタと、
前記第2の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第4および第5のインダクタと、
一端が前記第4のインダクタと前記第5のインダクタとの間に接続されると共に他端が前記第3のインダクタの一端に接続され、前記第3のインダクタと共に第2の直列回路を構成する第2のキャパシタと
を備え、
前記第1および第2のインダクタの組と前記第4および第5のインダクタの組とが互いに磁気的に結合されており、
前記第3のインダクタのインダクタンスL3が、
L3=(M1+M5)/2 ......(A-1)
の条件を満足する
ことを特徴とするノイズ抑制回路。
ただし、
M1=k1(L1・L2)1/2
M5=k5(L1・L5)1/2
L1:前記第1のインダクタのインダクタンス
L2:前記第2のインダクタのインダクタンス
L5:前記第5のインダクタのインダクタンス
k1:前記第1および第2のインダクタの結合係数
k5:前記第1および第5のインダクタの結合係数
とする。
IPC (2件)：
FI (2件)：
Fターム (10件)：
5H740HH01
, 5H740NN02
, 5J024AA01
, 5J024CA06
, 5J024DA01
, 5J024DA26
, 5J024EA02
, 5J024EA09
, 5J024FA04
, 5J024KA02
出願人引用 (1件)
-
ACラインフィルタ
公報種別：公開公報
出願番号：特願平9-056604
出願人：ソニー株式会社
審査官引用 (3件)
前のページに戻る
