特許

J-GLOBAL ID：200903021782681535

半導体素子の製造方法

発明者： 中西 宏一郎
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願2000-112356
公開番号（公開出願番号）：特開2001-298014
出願日： 2000年04月13日
公開日（公表日）： 2001年10月26日
要約：

【要約】【課題】 半導体素子を製造する場合、凸部上面に電極を形成するには精度の高い位置合わせを必要とし、歩留まりの低下、製造コストの上昇を招く。【解決手段】 基板上に半導体層を形成する工程、半導体層上に電極材料を形成する工程、電極材料上にエッチングマスクを形成する工程、エッチングマスクを用いて電極材料をエッチングする工程、エッチングマスクのうちエッチングによって変質した変質部を除去する工程、エッチングによって変質しなかった部分を変形させてエッチングマスクが被覆する領域を拡大する工程、被覆する領域が拡大したエッチングマスクを用いて半導体層をエッチングする工程、エッチングマスクを除去する工程を具備する。

請求項（抜粋）：

基板上に半導体層を形成する工程、前記半導体層上に電極材料を形成する工程、前記電極材料上にエッチングマスクを形成する工程、前記エッチングマスクを用いて前記電極材料をエッチングする工程、前記エッチングマスクのうちエッチングによって変質した変質部を除去する工程、前記エッチングマスクのうちエッチングによって変質しなかった部分を変形させてエッチングマスクが被覆する領域を拡大する工程、前記被覆する領域が拡大したエッチングマスクを用いて前記半導体層をエッチングする工程、前記エッチングマスクを除去する工程を含むことを特徴とする半導体素子の製造方法。

IPC (5件)：

H01L 21/3065 ,  H01L 21/027 ,  H01S 5/183 ,  H01S 5/22 ,  H01S 5/343

FI (5件)：

H01S 5/183 ,  H01S 5/22 ,  H01S 5/343 ,  H01L 21/302 H ,  H01L 21/30 570

Fターム (31件)：

5F004BA04 ,  5F004BA20 ,  5F004DA01 ,  5F004DA04 ,  5F004DA24 ,  5F004DA26 ,  5F004DB03 ,  5F004DB26 ,  5F004DB27 ,  5F004EA04 ,  5F004EA08 ,  5F004EA28 ,  5F004EB02 ,  5F004EB08 ,  5F046LA18 ,  5F046LA19 ,  5F046MA12 ,  5F046MA18 ,  5F073AA11 ,  5F073AA13 ,  5F073AA45 ,  5F073AA65 ,  5F073AA74 ,  5F073AB17 ,  5F073CA12 ,  5F073DA05 ,  5F073DA16 ,  5F073DA25 ,  5F073DA26 ,  5F073DA31 ,  5F073DA35