特許

J-GLOBAL ID：200903021797086200

半導体素子の製造方法および表示装置用基板の製造方法

発明者： 香西 孝真 ,  足立 昌浩
出願人/特許権者： シャープ株式会社
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平6-326105
公開番号（公開出願番号）：特開平8-181325
出願日： 1994年12月27日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】 高い電界移動度と十分なON電流、極めて低いOFF電流、およびソース・ドレイン領域と配線金属との良好なコンタクトを有し、低温プロセスにより安定して歩留まり良く得られる半導体素子の製造方法および表示装置用基板の製造方法を提供する。【構成】 絶縁性基板101上に形成されるTFT等の半導体素子の半導体層を二段階に分けて成膜する。まず、ソース・ドレイン領域を構成する半導体島103aを形成し、チャネル領域を構成する半導体層103bを半導体島103aよりも薄い膜厚で形成する。これによりチャネル領域はOFF電流を極めて低く抑えるのに十分な薄膜となり、ソース・ドレイン領域は金属配線と良好な電気的コンタクトを取るのに十分な厚膜になる。更に、チャネル領域を構成する半導体層103bに対しレーザーアニール処理を施すことにより、半導体層103bが良好な結晶性を有するものになる。

請求項（抜粋）：

絶縁性基板上に、結晶性ケイ素からなる複数の島を形成する第1の工程と、各島の上および複数の島に挟まれた領域の上に、該島の膜厚以下の膜厚で非晶質ケイ素膜を積層する第2の工程と、該基板の非晶質ケイ素膜側からレーザーアニール処理を施す第3の工程と、複数の島に挟まれた領域の結晶性ケイ素膜部分および該結晶性ケイ素膜部分と島との接合部を含む島の一部をチャネル領域として半導体素子を形成する第4の工程とを含む半導体素子の製造方法。

IPC (6件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/1343 ,  G02F 1/136 500 ,  H01L 21/20 ,  H01L 27/12

FI (2件)：

H01L 29/78 627 G ,  H01L 29/78 612 B