特許
J-GLOBAL ID：200903021798620005
薄膜トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-328110
公開番号（公開出願番号）：特開平9-270521
出願日： 1987年03月26日
公開日（公表日）： 1997年10月14日
要約：
【要約】【課題】立ち上がりが急峻でVthが小さくてOFFりーく電流が小さい多結晶シリコン薄膜トランジスタを提供する。【解決手段】第1導電型多結晶シリコン薄膜トランジスタと第2導電型多結晶シリコン薄膜トランジスタとを有する薄膜トランジスタの製造方法において、絶縁基板上に前記第1導電型多結晶シリコン薄膜トランジスタの第1多結晶シリコン薄膜と前記第2導電型多結晶シリコン薄膜トランジスタを形成する工程t、前記第1及び第2多結晶シリコン薄膜の両方に第1導電型の不純物を低濃度にドーピングする工程とを有する。
請求項（抜粋）：
絶縁性透明基板上に、Nチャネル多結晶シリコン薄膜トランジスタとPチャネル多結晶シリコン薄膜トランジスタとを有するCMOS型多結晶シリコン薄膜トランジスタにおいて、ゲート電極形成前に、ボロンをチャネルドーピングする工程とゲート電極形成後に水素プラズマ処理工程あるいは水素イオン打込み工程あるいはプラズマ窒化膜形成工程とを有することを特徴とする薄膜トランジスタの製造方法。
IPC (3件)：
H01L 29/786
, H01L 27/08 331
, H01L 21/336
H01L 29/78 618 F
, H01L 27/08 331 E
, H01L 29/78 613 A
, H01L 29/78 627 E
