特許
J-GLOBAL ID：200903021802699142
演算器およびマイクロプロセッサ
発明者：
,
出願人/特許権者：
代理人 (1件)：
富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平6-157566
公開番号（公開出願番号）：特開平8-022451
出願日： 1994年07月08日
公開日（公表日）： 1996年01月23日
要約：
【要約】【目的】複数の積和演算を同時に実行できる高速の積和演算器を提供すること。【構成】100のようにパックされた2つの被乗数a1、a2と、101のようにパックされた2つの乗数b1、b2とを、それぞれ入力し、乗算「a1×b1」と乗算「a2×b2」を分離して演算する部分積加算器104と、105のようにパックされた2つの加数c1、c2を入力し、この入力を、桁合わせする「シフト アンド セレクタ」107と、部分積加算器104の2出力と107の出力を加算し、演算「a1×b1+c1」と演算「a2×b2+c2」とを分離して演算する3入力全加算器列108と64ビット加算器109と、を有して構成される。
請求項（抜粋）：
複数の被乗数を有するNビットの数と、前記各被乗数に対応する乗数を有するMビットの数との積を求めることによって、被乗数と乗数の組に対する乗算結果を求める演算器であって、被乗数を複数個保持し、各被乗数のビット長の総和がNを越えないことを条件として配置され、各被乗数の間に0を埋め込んだ状態で、Nビットの数を保持する第1レジスタと、前記各被乗数に対応する乗数を保持し、各乗数のビット長の総和がMを越えないことを条件として配置され、各乗数の間に0を埋め込んだ状態で、Mビットの数を保持する第2レジスタと、第1レジスタに保持された値と第2レジスタに保持された値との部分積を求めていく処理を行う部分積処理部と、前記部分積において、1組の被乗数と乗数の、乗算結果の符号を補償するため、乗算結果を2の補数表現したビットを埋込む符号拡張部と、各部分積の和を順次求めていく手段であって、ある組の被乗数と乗数に対する全ての部分積の総和が所定値を越えた場合、該越えた値を、次の他の組の被乗数と乗数に対する部分積の総和を求めていく際に廃棄する、各部分積の総和値を求める総和手段と、該手段によって求めた、総和値(「N+M」(ビット))のデータから、第1レジスタにおける各被乗数と、これに対応する第2レジスタにおける乗数との乗算結果である値を切り出し、被乗数と乗数との組に対応する乗算結果を、各組について求める処理手段とを有する演算器。
IPC (3件)：
G06F 17/10
, G06F 7/38
, G06F 7/52 310
